1. 가상 메모리를 위한 TLB 이해MMU와 TLB(컴퓨터 구조)MMU- 물리 주소를 확인하기 위해 메모리를 갔다와야 하는 구조 -> 메모리 계층 구조상, 메모리에 접근하는 데 CPU 입장에선 상당한 시간이 걸림(예: 200 cycle)TLB- Translation Lookaside Buffer의 약어로, 페이지 정보를 캐쉬함 페이징 시스템과 공유 메모리(IPC)- 프로세스 간 동일한 물리 주소를 가리킬 수 있음: 공간 및 메모리 할당 시간을 절약하기 위함물리 주소 데이터 변경시- 물리 주소에 데이터 수정 시도시, 물리 주소를 복사할 수 있음 (copy-on-write)2. 요구 페이징 개념 이해요구 페이징(Demand Paging 또는 Demanded Paging)- 프로세스의 모든 데이터를 메모리로..